流水灯电路设计实验--VHDL(流水灯电路分析)

将仿真设计下载到硬件实验箱进行验证。流水灯控制电路仿真如图所示。实验销锁定相互对应的八个键的销。

一、实验目的(1)学习和掌握Quartus II的使用(2)学习简单时序电路的设计和硬件测试。(3)学会使用VHDL语言进行逻辑设计输入。(4)学会设计流水灯电路，熟悉实验开发系统上运行输入和仿真步骤的原理。

二、实验设备(1)一台PC机。(2) Quartus II开发软件；(3)EDA实验开发系统(EP1C12Q240C8)。

三、实验原理FPGA的所有I/O控制块都可以允许将每个I/O引脚配置为一个输入端口，但这种配置是由系统自动完成的。一旦输入端口被设置为输入端口，I/O控制模块将直接将三态缓冲器的控制端接地，以便I/O引脚可以用作专用输入引脚。只要在KEY1-KEY8中有一个键输入，pin就应该被正确分配和锁定。当检测到键盘输入时，继续判断其键盘值并做出相应处理。

4.实验内容(1)基于VHDL语言，设计了一种简单的逻辑电路，可用于控制LED流水灯。该电路包含三个输入和八个输出。输入信号是清除信号CLR、时钟信号CLK和使能信号ENA，输出信号Y连接到八个发光二极管。当清零信号端CLR为低电平时，系统清零，所有八个LED灯熄灭。当ENA输入信号为高电平，CLK上升沿到来时，流水灯开始流动，流动遵循D1→D2→D3→D4→D5→D6→D7→D8，然后返回D1；当ENA输入信号为低时，流水灯暂停并保持其原始状态。对应关系如下表所示。

(2)在Quartus II上用V HDL文本设计流水灯电路；编辑、编译、综合、改编和模拟设计。将仿真设计下载到硬件实验箱进行验证。注意选择:3条输入信号线(ENA接按键1，clr接按键2，CLK接CLK0)，8条输出线(接LED指示灯)；硬件测试时为了方便观察，流量最好在4Hz左右，测试时根据输入信号的变化观察输出信号的变化。模拟流水灯控制电路如图所示。

实验管脚锁定:八个按钮:按钮1-8分别对应FPGA上的233、234、235、236、237、238、239、240管脚。8个发光二极管:发光二极管D1 ~ D8分别对应FPGA上的168~161脚。时钟端口:CLKO对应28CLK2对应153，CLK5对应152，CLK90对应29。

动词 （verb的缩写）实验步骤(1)启动Quartus II构建一个空白项目，然后命名为HIGHT8.qpf)新建一个VHDL源程序文件，HIGHT8.vhd，输入程序代码并保存，进行综合编译。如果在编译过程中发现错误，找出并纠正它们，直到编译成功。(3)选择目标设备并锁定相应的pin。这里选用的器件是Altera公司Cyclone系列的EPIC12Q240C8芯片。将未使用的引脚设置为三态输入。然后找出并改正错误，(4)全程编译工程文件，如果编译过程中发现错误，直到编译成功。将打印机连接到PC上(5)取出Altera Byte Blaster II下载线，将此线两端分别连接到PC的打印机并口和实验箱的JTAG下载口，接通电源，执行下载命令，将程序下载到FPGA器件上，观察LED管的发光二极管LED 1 ~ LED 8的开关状态。

不及物动词实验拓展:在之前实验的基础上，可以在水中展示其他图案。控制8个LED灯显示图案，设计了3种模式:①从左到右逐个点亮LED；实例代码:

图书馆IEEE-- running light顶层文件使用IEEE。STD_LOGIC_1164。所有；ENTITY HIGHT8是--顶级实体名称端口(--定义端口数据CLK:在STD_LOGIC中；--定义时钟信号输入端口CLR:IN STD _ LOGIC；--定义了清零控制端的输入端口ENA:instd _ logic；--定义使能信号输入端口LED: OUTSTD _ Logic _ Vector (7下降到0)--定义LED灯输出端口)；结束；高度8的架构行为是信号A:0到7的整数范围；信号B:STD_LOGIC_VECTOR(7降0)；信号C:STD_LOGIC_VECTOR(7降0)；BEGINP1:PROCESS(CLK，CLR，ENA)BEGINIF CLR="0" THEN C