嵌入式系统基础知识总结

4.3 非抢占式调度：通常按照时间片分配的调度，任务在执行过程中不会被中断。 一旦一个任务占用了处理器，它就必须自动完成或放弃，就像在WinCE中一样。

优点是上下文切换较少。 缺点是处理器有效资源利用率低、可调度性差。

4.4 静态表驱动策略：在执行之前，系统使用特定的搜索策略来生成执行表。 每个任务的。 显示每个任务的开始和执行时间的时间表。

4.5 优先级驱动策略：根据优先级确定任务执行的顺序。

4.6实时任务的分类：周期性任务、不定期任务、非周期性任务。

4.7实时系统通用结构模型：数据采集任务实现传感器数据的采集，数据处理任务实现传感器数据的采集处理数据。 创建数据并处理它。 数据发送给执行权限，由任务管理权限管理执行。

5. 嵌入式微处理器架构

5.1 冯诺依曼结构

程序和数据共享存储空间。 程序指令存储地址和数据存储地址是指同一存储器内的不同物理位置。 使用单个地址和数据总线。 程序和数据宽度相同。 示例：8086、ARM7、MIPS...

5.2 哈佛大学结构

程序和数据是两个独立的存储器。 每个存储器都是独立寻址和访问的。 将程序存储和数据存储分开的存储器。 结构。 示例：AVR、ARM9、ARM10...

5.3 CISC 和 RISC 特性比较

计算机运行程序所需的时间 P 可以使用以下公式计算：

P=I×CPI ×T

I：高级语言程序可以在机器上执行的指令编完号后。

CPI：执行每条指令所需的平均周期数。

T：每个机器周期的时间。

5.4 流水线概念

放入CPU串口CPU中一条指令的执行过程被复制为多条指令的子过程。

5.5 管道指标

吞吐量：单位时间内从流水线处理器流出的结果数。 如果管道中的子进程花费不同的时间，则吞吐率应为最长子进程的倒数。

建立时间：管道开始工作并达到其最大吞吐率的时间。 如果m个子进程花费相同的时间（t），则建立时间T=mt。

5.6 信息存储字节顺序

A , 存储设备单位：字节（8 位）

B. 字长决定了微处理器的可寻址性，或者说其虚拟地址空间的大小。

C. 32位微处理器的虚拟地址空间是232位，即4GB。

D. Little-endian 字节顺序：低字节位于内存的低地址，高字节位于内存的高地址。

E. Big-endian 字节顺序：高位字节位于内存的低地址，低位字节位于内存的高地址。

F. 网络设备的存储顺序由OSI模型底层的数据链路层决定。

6.逻辑电路基础

6.1 逻辑电路根据是否具有记忆功能，可分为组合逻辑电路和时序逻辑电路。

6.2 组合逻辑电路

任何时候电路的输出仅取决于输入信号。 此时，无论输入信号作用于电路之前电路的状态如何。 常用的逻辑电路包括解码器和多路复用器。

6.3 时序逻辑电路

任何时候，输出不仅与该时刻的输入有关，还与该时刻电路的状态有关。 因此，时序电路必须包含存储元件。 触发器是时序逻辑电路的基础。 常用的时序逻辑电路包括寄存器和计数器。

6.4 真值表、布尔代数、摩根定律和门电路概念。

6.5 或非（NOR）和与非（NAND）门电路称为万能门电路，可以实现各种逻辑功能。

6.6 解码器：具有多个输入和多个输出的组合逻辑网络。

对于每个n位二进制码输入，最多m个输出中的一个是有效的。

如果m=2n，则为完整解码。 如果m<2n，则为部分解码。

6.7 由于集成电路的高电平输出电流较小，低电平输出电流较大，采用集成门。 当电路直接驱动LED时，通常采用低电平驱动方法。 液晶七段字符显示器 LCD 根据外部电场的存在或不存在，利用液晶的不同光学特性来显示字符。

6.8 时钟信号是时序逻辑的基础，用于确定逻辑单元内状态的适当更新。 同步是时钟系统的主要限制。

6.9 选择触发器时，必须考虑触发方式。 有两种触发方式。

电平触发方式：优点是结构简单，常用于组成临时寄存器。

边沿触发方式：数据侧抗干扰能力强，常用于组成寄存器、计数器等。

7. 总线电路和信号驱动器

7.1 总线是在嵌入式系统中的组件之间传输数据、地址和控制的各种信号线的集合。发送。 公众获取信息。

同时，每条通道线可以传输二进制信号。

根据总线承载的信息类型，总线可分为数据总线（DB）、地址总线（AB）和控制总线（CB）。

7.2 主要总线参数：

总线带宽：给定时间内总线上可以发送的数据量。 一般以兆字节/秒表示。

总线宽度：总线可以同时传输的数据位数（bit）。 这也是人们常说的32位、64位等总线宽度概念。 它称为总线位宽。 总线的位宽越宽，总线每秒的数据传输率越高。 这意味着更多的总线带宽。

总线频率：工作时钟频率以 MHz 为单位。 工作频率越高，总线运行速度越快，总线带宽也越宽。

总线带宽 = 总带宽线宽x总线频率/8，单位为MBps。

常用总线：ISA总线、PCI总线、IIC总线、SPI总线、PC104总线、CAN总线等。

7.3 只有具有三总线状态输出的设备才能连接到数据总线。 常用的三态门是输出缓冲器。

7.4 如果总线上连接的负载超过总线的负载能力，则必须在总线和负载之间添加缓冲器或驱动器。 最常用的是三态缓冲器。 该器件的作用是驱动和隔离。

7.5 利用总线复用技术，可以共享数据总线和地址总线。 然而，它会导致两个问题：

A. 需要添加地址锁存器等外部电路来复用和分离总线信号。

B. 总线速度比非复用总线系统慢。

7.6 总线通信协议有两种：同步模式和异步模式。

7.7 总线仲裁问题的解决基于优先级（priorities）的概念。

8.电平转换电路

8.1 数字集成电路可分为两大类：双极集成电路（TTL）和金属氧化物半导体（MOS）。

8.2 CMOS电路因其静态功耗极低、运行速度快、抗干扰能力强而得到广泛应用。

8.3 解决TTL电路与CMOS电路接口问题的方法是在TTL电路输出端与电源之间接一个上拉电阻R。 上拉电阻R的值由TTL决定。 上拉电阻R的阻值由高电平输出漏电流IOH决定。 不同的TTL系列需要不同的R值。

9. 基于计算的嵌入式系统中的信息表示

9.1 进位计数系统和转换：这相对简单并且执行转换。知识。 问题。

9.2 计算机中数字的表示：源代码、补码和补码。

正数的补码与源代码相同，负数的补码是该数源代码的按位反转，不包括符号位。

正数的补码与源代码中相同，负数的补码是该数加1。

示例：-98源代码：11100010B

补码：10011101B

补码：10011110B

9.3 定点表示：数字的小数点位置是人为固定的。

浮点表示：数字的小数点位置是浮点数，由尾数和位组成。

任何二进制数N都可以写成N=2P×S。 S 是尾数，P 是度数。

9.4 汉字表示：GB2318-80 了解中文代码与机器内代码之间的转换。

9.5语音编码中的波形量化参数（会引起简单的计算问题）

采样频率：1秒内的数量采样间隔反映了采样点之间的间距。

人类听觉的上限为20kHz，因此40kHz或更高的采样频率就足够了。

CD唱片中使用的采样频率是44.1kHz。

测量精度：样品的量化水平。 目前，标准采样级别为 8 位和 16 位。

通道数：单声道和立体声双通道。 立体声音响需要两倍的存储空间。

10. 错误控制编码

10.1 根据代码组的功能，可分为两类：检错码和纠错码。 。 检错码是指能够自动检测错误的代码，例如奇偶校验码。

纠错码是指循环冗余校验码等既能检测错误又能自动纠正错误的代码。。

10.2 奇偶校验码、汉明码和循环冗余校验码（CRC）。

11.嵌入式系统衡量项目

11.1性能指标：分为组件性能指标和整体性能指标，主要是吞吐率、实时性能。 ，以及各种利用率。

11.2 可靠性与安全性：可靠性是嵌入式系统最重要、最突出的基本要求。 嵌入式系统正常运行的能力。 保证通常通过平均故障间隔时间 (MTBF) 来衡量。

11.3 可维护性： 通常表示为 MTTR 中的平均修复时间。

可用性、功耗、环境适应性、多功能性、安全性、保密性、可扩展性

成本-效果应该包括直接购买嵌入式系统的价格，以及安装费用、多年的运营和维护费用以及软件租赁费用。

12.嵌入式系统评估方法：测量方法和模型方法

12.1 测量方法是解决问题最直接、最基本的方法。

A. 根据您的研究目的决定测量哪些系统参数。

B. 选择测量工具和方法。

12.2 测量方法有两种：采样法和事件跟踪法。

12.3 建模方法分为解析建模方法和仿真建模方法。 分析建模技术使用许多数学方程来描述系统模型。 另一方面，仿真建模技术使用仿真程序的执行来动态表示嵌入式系统的状态并对系统进行统计分析以获得性能指标。

12.4 最常用的分析建模技术是排队模型，它由三部分组成： 输入流、排队规则和服务机构。

12.5 使用模型评估系统需要解决三个问题：模型设计、模型求解以及模型校准和验证。

2. 接口技术

1. 闪存是非易失性存储器的一种。 根据结构的不同，可分为NOR闪存和NAND闪存两种。

1.2.闪存的特点

A. 块结构：物理上分为多个块，每个块是独立的。

B.先擦除，后写入：Flash写操作只能将数据位从1写到0，而不能从0写到1。既然不能，那就有在将其写入内存之前先将其写入。 首先，执行擦除操作，将之前写入的数据位初始化为1。 擦除操作的最小单位是块而不是单个字节。

C. 操作命令：要执行写操作，输入一系列特殊指令（NOR闪存）或写入一系列数据（NAND闪存）必须完成。

D. 位翻转：由于Flash的固有特性，在读写过程中可能会出现一个或多个数据错误。 位翻转是无法避免的，只能通过其他方式事后处理结果。

E. 块一旦损坏，就无法修复。 对损坏的块进行操作的结果是不可预测的。

1.3. NOR Flash的特点

应用程序可以直接在闪存中运行，无需读取任何代码。 在系统 RAM 中运行。 NOR闪存传输效率高，对于1MB到4MB的小容量来说非常划算，但其写入和擦除速度较慢，对性能影响很大。

1.4.NAND闪存特点

它可以增加极高密度单元的数量，实现高存储密度，并且写入和擦除速度也非常快。 这就是为什么所有的U盘都使用NAND闪存作为存储介质。 应用NAND闪存的难点在于闪存需要特殊的系统接口。

1.5。 NOR Flash 和 NAND Flash 的区别

A. NOR Flash 读取速度比某些 NAND Flash 读取速度稍快。

B. NAND闪存的擦除和写入速度比NOR闪存快得多。

C. NAND闪存的随机性低读取功率使其适合顺序读取大量数据。

D. NOR 闪存具有 SRAM 接口，可引入足够的地址来轻松访问内部的每个字节。 NAND闪存地址、数据和命令共享8位总线（一些读/写公司产品使用16位），每次读写都需要复杂的I/O来串行访问所需的数据。

E.NOR闪存一般容量较小，一般在1MB到8MB之间。 NAND闪存仅用于大于8MB的产品。 因此，NOR闪存应该只用于代码存储介质，而NAND闪存适合数据存储。

F. NAND闪存每块最多可进行100万次擦除和写入，而NOR闪存最多可进行10万次擦除和写入。

G 和 NOR 闪存可以像任何其他存储器一样连接，并且可以非常直接地使用，允许您直接运行代码。 NAND闪存需要特殊的I/O接口，如果使用它，则必须编写驱动程序才能进行任何其他操作。 由于设计者不应该写入坏块，N 意味着：而且闪存必须从头到尾都虚拟化。

H、NOR闪存用于对数据可靠性要求较高的领域，如代码存储、通信产品、网络处理等，简称代码闪存。 NAND闪存用于MP3、存储卡、U盘等需要大存储容量的领域，被称为数据闪存。

2. RAM 存储

2.1. SRAM 特性

SRAM 代表静态随机存取存储器。 只要供电就保持其价值，没有刷新周期，基本单元由触发器组成，集成度较低。 每个SRAM存储单元由六个晶体管组成，这增加了成本。 它速度快，经常用作高速缓冲存储器。

SRAM 通常有四种类型的引脚。

CE：片选信号，低电平有效。

R/W：读写控制信号。

地址：地址线集。

DATA：一组用于数据传输的双向信号线。

2.2. DRAM 特性

DRAM 代表动态随机存取存储器。 存储电荷的半导体存储器。 每个存储单元由晶体管和电容器组成，数据存储在电容器上。 电容器可能会因泄漏而失去电荷，从而可能破坏 DRAM 设备的稳定性。 为了将数据保存在内存中，必须定期刷新。

DRAM接口相对复杂，通常包括以下引脚：

CE：片选信号，低电平有效。

R/W：读写控制信号。

RAS：行地址选通信号。 通常连接到地址的上部。

CAS：列地址选通信号。 通常连接到地址的下部。

地址：地址线集。

DATA：一系列用于数据传输的双向信号线。

2.3. SDRAM 的特点

SDRAM 代表同步动态随机存取存储器。 同步是指内存操作需要同步时钟，内部命令和数据传输均以此为基础。 动态意味着内存阵列必须不断刷新以避免数据丢失。 通常仅工作在主频133MHz。

2.4. DDRAM 的特点

DDRAM 是双速率同步动态随机存取存储器的缩写，也称为 DDR。 DDRAM 基于 SDRAM 技术。 SDRAM 每个时钟周期仅在时钟的上升沿期间传输数据一次。 另一方面，DDR内存在一个时钟周期内传输数据两次，并且可以在时钟的上升沿期间传输数据。 期间数据传输一次，减免期间数据传输一次。 在主频133MHz下，DDR内存带宽达到133×64b/8×2=2.1GB/s。

3. 硬盘、CD、CF卡、SD卡

4. GPIO的原理和结构

GPIO是最基本的I/O类型。是一种格式。 一组输入或输出引脚。 某些 GPIO 引脚可以通过编程来改变其操作方向。 通常有两个控制寄存器：数据寄存器和数据方向寄存器。

数据方向寄存器设置端口的方向。 当引脚配置为输出时，数据寄存器控制引脚的状态。 当引脚配置为输入时，输入引脚的状态由引脚的逻辑层控制。

5. A/D 接口

5.1. A/D 转换器是将模拟量转换为数字量的电路。 有多种方法可以实现 A/D 转换。 常用的方法有计数法、二重积分法、逐次逼近法等。

5.2.计数A/D转换方法

电路主要组成部分包括比较器、计数器、D/A转换器和寄存器。包括标准电压源。

工作原理很简单，我们有一个从 0 开始的计数器。计数从加1开始，每加一次，该值就成为D/A转换器的输入，并产生比较电压VO与输入模拟电压VIN进行比较。 如果 VO 小于 VIN，则继续加 1，直到 VO 大于 VIN。 此时计数器的积分值成为A/D转换器的输出值。

这种转换方式的特点是简单，但速度比较慢，特别是当模拟电压较高时，转换速度更慢。 例如，对于8位A/D转换器，如果输入模拟值为最大值，则计数器从0开始计数到255，并进行255次D/A转换和电压比较来完成转换。 。

5.3．双积分A/D转换方法

电路的主要组成部分包括积分器、比较器、计数器，包括标准电压源。

其工作原理是，电路首先对待测输入电压在一定时间内进行积分，然后改为参考电压，以一定的斜率进行逆积分。 当反积分达到一定时间时，返回起始值。 由于使用固定斜率，因此标准电压的逆积分时间与输入模拟电压值成正比。 输入模拟电压越大，反积分返回到起始值所需的时间越长。 通过使用标准高频时钟脉冲测量逆积分所需的时间，得到与输入模拟电压对应的数字量，完成A/D转换。

其特点是抗工频干扰能力强、转换精度高，但转换速度较慢，通常小于10Hz，因此主要应用于数字测试设备。 、温度测量等

5.4.逐次逼近A/D转换方法

电路主要组成部分包括比较器、D/A转换器、 a 包含比较寄存器和参考电压。

其工作原理本质上是二分搜索方法，与使用普通天平相同。 在进行A/D转换时，D/A转换器从高位到低位逐渐增加转换位数，并比较输入电压和输出电压以产生不同的输出电压。 头首先，将最高有效位设置为 1。 这与取 1/2 参考电压并将其与输入电压进行比较相同。 如果输入电压小于参考电压的 1/2，则最高有效位设置为 0，否则设置为 1。 那么第二高的位置就变成1了。 这逐渐接近 1/2 范围...

其特点是速度快、转换精度高。 完成一个N位A/D转换器只需要M个时钟脉冲。 它可以用来测量迁移过程的变化，一般为几十到几百微秒，是目前最常用的转换方法。

5.5. A/D 转换的重要指标（可以测试一些简单的计算）

分辨率：反映 A/D 转换器。 对输入微小变化的响应能力通常由与数字输出的最低有效位 (LSB) 相对应的模拟电压的电平值表示。 n 位 A/D 转换器可以反映 1/2n 满量程范围的模拟输入电平。

B. 范围：可转换的模拟输入电压范围分为单极性和双极性两种。

C. 转换时间：完成一次A/D转换所需时间的倒数就是转换率。

D. 精度：精度和分辨率是两个不同的概念。 即使分辨率很高，由于温度漂移或线性等原因，精度也可能不够高。 。 精度有两种表示方式：绝对精度和相对精度。 绝对精度通常表示为数字量最低有效位的 LSB 的分数，相对精度表示为模拟电压满量程的百分比。

例如，对于满量程10V、10位A/D芯片，如果其绝对精度为±1/2LSB，则其最低有效位LSB的量化单位为： 这将是。 10/1024=9.77mv，绝对精度为9.77mv/2=4.88mv，相对精度为0.048%。

6. D/A 接口基础

6.1. D/A 转换器将数字量转换为模拟量。

6.2. 在集成电路中，T 网络通常用于将数字量转换为模拟量。然后通过运算放大器将电流从模拟电路转换为模拟电压。 上述两个环节实际上是需要进行D/A转换的。

6.3. D/A 转换器的分类

A. 电压输出型：常用作高速D/A 转换器。

B. 电流输出类型：通常与外部运算放大器一起使用。

C. 乘法器类型：可用作调制器，对输入信号进行数字衰减。

6.4. D/A 转换器的主要指标：分辨率、建立时间、线性度、转换精度、温度系数。

7. 键盘接口

7.1. 键盘的两种形式：线性键盘和矩阵键盘。

7.2. 键盘上闭合按键的识别方法一般有两种：行扫描法和行反转法。

7.3.行扫描法是矩阵键盘按键常用的识别方法。 该方法分为两步：

A. 识别键盘按下了哪些列键：将所有行线拉至低电平，并识别各列线的电平是否为低电平。 如果任一列中的线为低，则表示该列中的某个键已被按下，否则表示没有按键被按下。 在下面。

B. 如果按下某列中的某个键，则确定按下的是键盘的哪一行。 将每一行设置为低级别，将其余行设置为高级别，然后查询每一行。 当列级别更改为较低级别时，列将被修改。 可以确定该行与列交叉处的按键被按下。

8.显示界面

8.1. LCD的基本原理是通过向各个液晶单元供电来控制光线的通过，从而达到理想的显示质量。 目的。

8.2. 向LCD提供光的方式有两种：投射和反射。 笔记本电脑液晶显示器是投影式的，光源位于屏幕后面，因此不需要外部环境的光源。 通常，微控制器中使用的 LCD 是反射式的，需要外部电源，并依靠反射光进行操作。 电致发光 (EL) 是一种为 LCD 屏幕提供光源的方法。模式。

8.3按照液晶驱动方式分类，常见的液晶显示器有扭曲向列型（TN）、超扭曲向列型（STN）、薄膜型三种。晶体管（TFT）。

8.4。 市场上有两种类型的液晶显示器。 一种是带有驱动电路的液晶显示模块，只需总线驱动即可。 没有驱动电路的LCD显示器使用控制器的扫描模式。

8.5。 通常情况下，LCD控制器在工作时，会通过SDRAM控制器直接通过DMA请求总线读取SDRAM中指定地址（显示缓冲区）的数据。 LCD控制器将数据转换为LCD屏扫描数据格式，直接驱动LCD显示。

8.6。 VGA接口本质上是一种模拟接口，通常包括2个N​​C信号、3个显示数据总线、5个GND信号、3个RGB颜色分量、1个水平同步信号和1个场同步信号，采用集成的15针接口。 用于颜色分量的电平标准是EIA定义的RS343标准。

9.触摸屏界面

9.1.按工作原理，触摸屏可分为表面声波屏、电容屏、电阻屏和红外屏。

9.2.触摸屏采用ADS7843等专业芯片控制。

10. 音频接口

10.1。 基本原理：麦克风输入的数据经过音频编解码器解码，完成A/D转换，解码后的音频数据通过音频控制器DSP或CPU发送，在DSP或CPU中进行相应的处理后发送到音频编码器将被发送到。 经过D/A转换后从扬声器输出，并通过音频控制器进行编码。

10.2. 数字音频格式有很多种，但最常用的三种是：

A. 使用数字音频 (PCM)：CD 或 DVD 使用的一种数据格式。 采样频率为44.1kHz。 PCM 音频数据速率为 1.41 Mb/s（16 位精度）和 2.42 Mb/s（32 位精度）。 每片700MB 的 CD 可以以 16 位 PCM 数据格式存储大约 60 分钟的音乐。

B. MPEG-3 音频层 (MP3)：MP3 播放器使用的音频格式。 立体声 MP3 数据速率为 112kb/s 至 128kb/s。

C. ATSC 数字音频压缩标准 (AC3)：数字电视、HDTV 和电影的数字音频编码标准。 立体声AC3编码后的数据速率为192kb/s。

10.3.IIS是串行音频数字接口，通常用于编码或解码音频数据。 IIS 总线仅处理音频数据；其他控制信号需要多频带传输。 IIS使用3条串行总线：数据线SD、场选择线WS和时钟信号线SCK。

10.4。 如果接收方和发送方的数据字段宽度不同，则发送方不考虑接收方的数据字段宽度。 如果发送方发送的数据字段小于系统字段宽度，则低位补零。 如果发送方的数据宽度大于接收方的数据宽度，则超​​出 LSB 的部分将被截断。

字段选择WS用于选择左右声道。 WS=0 表示选择左声道。 WS=1表示选择正确的通道。 此外，WS 允许接收设备保存前一个字节并准备接收下一个字节。

11. 串行接口

11.1. 串行通信是通过一次一位传输数据来实现的通信。 串行通信比并行通信具有传输线路少、成本低的优点，特别适合长距离传输。 缺点是速度慢。

11.2。 串行数据传输有三种基本的通信模式：单工、半双工和全双工。

11.3. 串行通信从信息格式的角度可以分为同步通信和异步通信两种。

A. 异步传输：每个字符作为独立信息发送，并根据某些预定的时序发送，但依赖于字符之间的随机性。 定时。在异步通信中，字符是逐帧发送的，每帧内字符的传输由起始位同步。 一帧数据内的代码之间的间隔是恒定的，但两个相邻数据帧之间的时间间隔不是恒定的。

B．同步方式不仅是字符之间同步，还包括字符之间的时序同步。 即，同步方法结合了许多字符。 将字符组合成字符块后，必须在其前面添加一到两个同步字符。 每个信息块和适当的错误检测数据在发送之前必须附加在字符块之后。

11.4。 异步通信必须遵守三个规定

A. 字符格式：起始位+数据+校验位+停止位（校验位可选），先发送低位。

B. 波特率：每秒发送的位数。

C. 校验位：奇偶校验。

a. 奇数奇偶校验：确保字符和奇偶校验位中有奇数个“1”。

b. 均匀性检查：确保字符和检查位为偶数个“1”。

11.5。 RS-232C 电气特性：负逻辑

对于 TxD 和 RxD，逻辑 1 为 -3V 至 -15V，逻辑 0 为 3V 至 15V。

B.TES、CTS、DTR、DCD等控制线：

有效信号（ON状态）为3V至15V。

无效信号（关闭状态）为 -3V 至 -15V

11.6。 TTL与RS-232C标准之间的电平转换采用集成芯片RS232实现

11.7.RS-422串行通信接口

A、RS-422是一种单向平衡传输规范，适用于单机发送和多机接收。，传输速度可达10Mb/s。

B.RS-422采用差分传输，也称为平衡传输，使用一对双绞线。

C、RS-422需要终端电阻，其阻值必须约等于传输电缆的特性阻抗。

11.8.RS-485 串行总线接口

A.RS-485 是 RS- 422，增加了多点和双向通信功能，通信距离从几十米到几千米。

B. RS-485 收发器采用平衡发送和差分接收，具有抑制共模干扰的能力。

C、RS-485 需要两个终端电阻。 短距离（小于300m）传输无需终端电阻。

12. 并行接口

12.1。 并行接口的数据传输速率比串行接口快八倍。 标准并行接口数据传输率为1Mb/s。 它也称为打印端口，因为它通常用于连接打印机和扫描仪等设备。

12.2. 并行接口可分为SPP（标准并行端口）、EPP（增强并行端口）和ECP（增强并行端口）。

12.3。 并行总线分为两类：标准总线和非标准总线。 常用的并行标准总线包括IEEE 488总线和ANSI SCSI总线。 MXI总线是一种高性能、非标准、通用、多用户并行总线。

13. PCI 接口

13.1。 PCI总线是一种高性能的32位和64位总线，用于复用地址和数据。 它是微处理器与外围控制元件和外设之间的接口。 附加板之间的互连机制。

13.2.从数据宽度的角度来看，PCI定义了32位数据总线，可以扩展到64位。 总线速度有两种类型：33MHz 和 66MHz。

13.3.与ISA总线相比，PCI总线的地址和数据总线是分时复用的，并且支持即插即用和中断共享等特性。

14.1. USB 接口

USB总线的主要特点

使用方便，即插即用。

B. 每个USB系统都有一个主机，最多可以有127个设备连接到这个USB网络。

C.用途广泛，支持多设备同时操作。

D. 具有统一 4 针插头的低成本电缆和连接器。

E.纠错能力强。

F. 低协议开销提高了总线性能，适合开发低成本外设。

G. 支持主机和设备之间发送多数据流和多消息流，支持同步和异步发送类型。

H.总线供电电源，可为设备提供5V/100mA电源。

14.2. USB 系统由三部分描述：USB 主机、USB 设备和USB 互连。

14.3 USB 总线支持三种数据传输速率。 高速信令位传输速率 480Mb/s。 全速信号位传输速率 12Mb/s。 全速信令比特传输速率为1.5Mb/s。

14.4. USB 总线电缆有四根线：一对双绞线信号线和一对电源线。

14.5.USB是查询总线，主机控制器发起所有数据传输。 连接到 USB 的外设通过主机调度的基于令牌的协议共享 USB 带宽。

14.6. 大多数总线事务涉及发送三个数据包。

A.Token数据包：指示在总线上做什么服务、USB 设备寻址和数据传输方向。

B. 数据包：发送数据或表示无数据发送。

C.握手包：表示传输是否成功。

14.7。 主机和设备端点之间的 USB 数据传输模型称为管道。 有两种类型的管道：流和消息。 消息数据具有 USB 定义的结构，但数据流则不然。

14.8。 事务调度使用NAK（否定）握手信号来调整数据传输速率并防止缓冲空间溢出或下溢，从而使您可以在硬件级别控制特定流管道的流量。

14.9。 USB设备最重要的特点是即插即用。

14.10。 工作原理：当USB设备连接到USB端点时，主机通过默认地址0与设备的端点0进行通信。 在此过程中，主机发出一系列标准请求试图获取描述符。 通过这些请求，主机获取所有目标设备信息，从而使其了解设备的状态以及如何与其通信。 然后，主机发出设置地址请求，为设备设置唯一的地址。 从现在起，主机将通过设备上配置的地址与设备通信，而不是使用默认地址 0。

15. SPI接口

15.1.SPI是同步协议接口。 所有传输都参考一个公共时钟。 该同步时钟由主机生成并由接收数据的外设使用。 使用时钟同步串行比特流的接收。

15.2. 当多个设备连接到主机的同一个SPI接口时，主机通过从设备的片选引脚选择它们。

15.3.SPI主要有四个功能：主输出/从输入（MOSI）、主输入/从输出（MISO）、串行时钟SCLK、外围片选CS。使用信号。

15.4. 主机和外围设备都包含串行移位寄存器，主机通过 SPI 串行寄存器。设备写入一个字节以开始数据传输。 寄存器通过 MOSI 信号线向外设发送字节，外设通过 MISO 信号线将移位寄存器的内容返回给主机。 这样，两个移位寄存器的内容就交换了。

15.5。 外设写入和读取操作同时完成，使 SPI 成为一种非常高效的协议。

15.6. 对于简单的写操作，主机只需忽略接收到的字节。 相反，如果主机想要从外设读取一个字节，它必须通过发送空字节来启动从机传输。

16.1.IIC 接口

IIC总线是一种高性能多主机总线，具有总线仲裁、高低速设备同步等功能。

16.2. IIC总线需要两条线：串行数据线SDA和串行时钟线SCL。

16.3.总线上的每个设备都有一个唯一的地址用于标识，每个设备都可以充当发送器或接收器（由设备的能力决定）。

16.4. IIC 总线有四种操作模式：主机发送、主机接收、从机发送和从机接收。

16.5.IIC在数据传输过程中存在三种类型的信号。

A.启动信号：SCL为低电平，SDA从高电平跳变到低电平。

B. 终止信号：当SCL为低电平时，SDA由低电平跳变为高电平。

C. 响应信号：接收器接收到8位数据后，在第9个脉冲上向发送器发送一个特征低电平。

16.6. 主设备发出启动信号后，立即发送从设备地址，通知其要通信的从设备。 1字节地址由7位地址信息和1位传输方向位组成。 如果第7位为0，则表示执行了写操作。 1表示执行读操作。

16.7。 SDA线上发送的每个字节都是8位长，每次传输的字节数没有限制。 起始信号后的第一个字节是地址字段，发送的每个字节后面都跟着一个确认位 (ACK)。 传输时，首先传输串行数据的MSB（最高有效位）。

16.8。 如果数据接收器无法接收更多数据，则可以通过将 SCL 保持为低电平来中止传输。 这迫使数据发送方等待，直到 SCL 再次释放。 这允许快速和慢速设备同步。

16.9。 IIC总线工作过程：SDA和SCL都是双向的。 空闲时，SDA 和 SCL 都为高电平。 仅当 SDA 变低，然后 SCL 再次变低时，IIC 总线上的数据传输才开始。 SDA 线上传输的每个位都在 SCL 的上升沿进行采样。 该位保持有效，直到 SCL 再次变低，SDA 必须在 SCL 再次变高之前发送下一位。 最后，SCL恢复为高电平，随后SDA也变为高电平，表示数据传输结束。