SPI、PCI、IIC、UART、GPIO 和 AXI4 协议概述

1.GPIO

通用可编程IO接口，对于简单的外围设备该接口至少有两个寄存器：一个通用IO控制寄存器和一个通用IO数据寄存器。 数据寄存器的每一位都直接路由到芯片外部。 该寄存器中各个位的作用，即各个位的信号流向，可以通过控制寄存器中相应位来独立设置。

2.SPI

高速、全双工、同步串行通信总线，主要用于与慢速外围设备（如EEP​​ROM、FLSH和ADC）进行通信。 使用至少一台主设备以主/从模式工作。 正常的串行通信一次至少发送 8 位。 SCK时钟线受主设备控制，因此SPI可以逐位传输。 4线，串行时钟线（SCK），主机输入和从机输出数据线（MISO），主机输出和从机输入数据线（MOST），低电平有效从机选择线（CS）。 CS从设备使能信号由主设备控制。 仅通过预定的使能信号来使能芯片的操作。 这允许多个 SPI 设备连接到同一总线上。 在点对点通信中，接口不需要执行任何寻址操作，但需要指定的流量控制和检查数据是否已发送。没有响应机制可以这样做。 已收到。

PCI

外围组件互连是一种本地并行总线标准，支持两种位宽：32 位和 64 位。 时钟频率为33MHZ。 PCI总线是树形结构，独立于CPU总线，可以与CPU总线并行操作。 PCI设备和PCI桥可以连接到PCI总线。 span>仅允许一台主设备。 PCI总线，其余都是从设备，读写操作只能在主从设备之间、从设备之间进行。数据交换必须通过主设备进行中继。

4. AXI4

新一代 FPGA 基本采用 AXI4 总线协议。 独立的地址/控制、数据阶段。 基于突发的传输。 您只需提交第一个地址。 支持使用字节线传输未对齐的数据。 独立的读写数据通道，提供低功耗DMA。 5个独立传输通道（读地址/写地址、读数据/写数据、写响应通道）支持多种寻址模式。 支持乱序发送。

5.UART

通用串行异步接收器和收发器协议。 包含一个TTL电平串口和一个RS_232电平串口。 TTL是电平逻辑，晶体管-晶体管逻辑（如果输入电压高于2V，逻辑1...），单片机接口通常是TTL电平，RS。 -232，负逻辑编辑（负12V代表高电平逻辑1；正12V代表低电平逻辑0）

3 条线：TX、RX、GND

TX：发送数据端，连接对端设备RX；

RX：接收数据端，连接对端设备TX；

GND：表示两个设备有统一的参考平面，检查一下。

6. IIC

串行半双工总线，2线，一根双向串行数据线SDA和一根串行时钟线SCL连接单片机及其上；外围设备。 主要用于主控制器和从设备之间的主/从通信。 适用于数据量较小、传输距离较短、任意时刻只有一个主站的情况。 CPU与受控IC之间，IC之间进行双向传输，高速IIC总线达到400kbps以上，但传输速度比SPI慢IIC主设备：主要产生时钟和启停信号。IIC从设备：可编程IIC地址检测、停止位检测。; IIC支持多个主控和不同的通信速度。SCL和SDA都需要上拉电阻，以保证数据稳定性并减少干扰。避免总线信号混乱，每个设备都有一个开漏（OD）输出或一个连接到IIC总线输出的开集电极（OC）输出有三种类型的信号：开始信号、结束信号和响应信号。） /span> 开始信号：SCL为高电平，从高到低（由主机发送）终止信号： SCL由低到高（主机发送）每发送一个字节，就等待响应信号（接收器将DSA数据线拉低总线寻址：在起始信号后，发送一个包含从机地址和读/写命令的数据字节，用于寻址